/

阪大、次世代のFPGAチップにトランジスタを用いず12倍の高密度化実装に成功

発表日:2020年2月18日

次世代のFPGAチップにトランジスタを用いず12倍の高密度化実装に成功

【研究成果のポイント】

◆新ナノデバイスをFPGAのプログラム機能実現に利用することで12倍の実装密度向上に成功

◆FPGAは、ユーザーが論理機能を自由にプログラムできる半導体チップである。機能実現までに必要な設計期間が短く、日進月歩で開発が進むAIアプリケーションの実現プラットフォームとして注目

◆従来のFPGAでプログラム機能実現に必要だったシリコン面積を不要に

◆最先端AIアルゴリズムの短期間・高性能実装プラットフォームとして期待

■概要

大阪大学大学院情報科学研究科の橋本昌宜教授らの研究グループは、新ナノデバイスであるビアスイッチ(※1)をFPGA(Field Programmable Gate Array)のプログラム機能実現に利用することで、FPGAチップの12倍の高密度化実装に世界で初めて成功しました(図1(a))。また、AIアプリケーションに適したFPGAアーキテクチャを開発し、5倍のエネルギー効率向上が期待できること、半導体微細プロセスの採用により継続的な性能向上が期待できることを明らかにしました。

*図1は添付の関連資料を参照

これまでのFPGAは、プログラム機能の実現にトランジスタを多数利用しており、チップの低密度化、低性能化を招いていました。

今回、橋本教授らの研究グループは、トランジスタを用いずに配線層内に配置したビアスイッチ(図1(b))を用いてプログラム機能を実現するビアスイッチFPGAチップの開発に成功し、12倍の実装密度(※2)向上を達成しました。最小線幅65nmのシリコンCMOSプロセスを用いた試作FPGAチップに所望のプログラムができることを確認しました。最先端AIアルゴリズムを短期間で高性能に実装できるプラットフォームとしての利用が期待されます。

本技術の詳細は、2月18日(火)1:30(日本時間)に米国サンフランシスコで開催される半導体技術に関する最大の会議である「国際固体素子回路会議ISSCC 2020(IEEE International Solid-State Circuits Conference 2020)」で発表します(ISSCC発表番号33.3)。

*以下は添付リリースを参照

リリース本文中の「関連資料」は、こちらのURLからご覧ください。

図1

https://release.nikkei.co.jp/attach_file/0529179_01.jpg

添付リリース

https://release.nikkei.co.jp/attach_file/0529179_02.pdf

すべての記事が読み放題
有料会員が初回1カ月無料

産業で絞り込む
  • すべて
  • 情報・通信
  • メディア
  • 電機
  • 金融・保険
  • 自動車
  • 輸送・レジャー
  • 食品
  • 流通・外食
  • 日用品
  • 医薬・医療
  • 建設・不動産
  • 機械
  • 素材・エネルギー
  • 商社・サービス
  • すべて
  • 情報・通信
  • メディア
  • 電機
  • 金融・保険
  • 自動車
  • 輸送・レジャー
  • 食品
  • 流通・外食
  • 日用品
  • 医薬・医療
  • 建設・不動産
  • 機械
  • 素材・エネルギー
  • 商社・サービス

セレクション

トレンドウオッチ

新着

注目

ビジネス

ライフスタイル

新着

注目

ビジネス

ライフスタイル

新着

注目

ビジネス

ライフスタイル

フォローする
有料会員の方のみご利用になれます。気になる連載・コラム・キーワードをフォローすると、「Myニュース」でまとめよみができます。
新規会員登録ログイン
記事を保存する
有料会員の方のみご利用になれます。保存した記事はスマホやタブレットでもご覧いただけます。
新規会員登録ログイン
Think! の投稿を読む
記事と併せて、エキスパート(専門家)のひとこと解説や分析を読むことができます。会員の方のみご利用になれます。
新規会員登録 (無料)ログイン