プレスリリース

企業名|産業
アドバンテスト機械

アドバンテスト、次世代超高速DRAM用テスト・システム「T5503HS2」を発表

2018/4/4 16:55
保存
共有
印刷
その他

発表日:2018年4月4日

次世代超高速 DRAM 用テスト・システム「T5503HS2」を発表

DDR5、LPDDR5 を試験可能な業界唯一のテスト・システム

株式会社アドバンテスト(本社:東京都千代田区 社長:吉田 芳明)は、次世代の超高速 DRAM を試験可能なテスト・システム「T5503HS2」を発表しました。

メモリ半導体市場は、モバイル機器やサーバの力強い需要に支えられ、従来のシリコンサイクルを超えた「スーパーサイクル」と呼ばれる活況が続いています。IHS マークイット社のレポートによれば、モバイル DRAM のビット数は 2009 年比で 500%以上増え、2021年までにモバイル機器、データセンタ、自動車、ゲーム機器、グラフィックカードなど幅広い用途で 1200 億ギガビットの DRAM 容量が必要と見込まれています。巨大かつ成長著しいメモリ需要に応えるため、半導体メーカ各社は DDR5 や LPDDR5 といった、最高速度 6.4 Gbps でデータ転送可能なシンクロナス DRAM の開発を進めています。

「T5503HS2」は、これらの先端メモリと、従来のメモリの両方に対応したテスト・システムです。最高 8 Gbps の試験速度、±45 ピコ秒の総合タイミング精度、16,256 チャンネルの試験ピンにより、業界最高クラスの同時測定効率とコスト効率を提供します。オプションの 4.5 GHz 高速クロックを使用することで、データレート 8 Gbps を上回る未来のメモリ半導体にも対応可能です。

「T5503HS2」は、DDR5 や LPDDR5 といった次世代超高速メモリの量産試験が可能な、業界唯一のテスト・システムです。高速化・多機能化が進む次世代 DRAM デバイス試験において特に重要となる、DQS-DQ(クロック信号とデータ信号)の自動タイミング補正や、デバイス電源の高速応答性能を備えています。さらに、高性能アルゴリズミック・パターン発生器(ALPG)により、これまで以上に複雑に進化した DRAM の機能試験を高速、高品質に実現します。また、従来品の「T5503HS」をシームレスに、かつ経済的なコストで「T5503HS2」にアップグレード可能です。

「T5503HS2」の初出荷は、2018 年 4~6 月期を予定しています。

※製品画像は添付の関連資料を参照

リリース本文中の「関連資料」は、こちらのURLからご覧ください。

製品画像

http://release.nikkei.co.jp/attach_file/0476463_01.jpg

保存
共有
印刷
その他

電子版トップ速報トップ



[PR]